Offre de stages, thèses et postDocs MINATEC

Offres de thèses, stages et postdocs

425 résultats trouvés

[Thèse]

Modification des propriétés chimiques de l'interface metal/semi-conducteur par redistribution d'éléments minoritaires - Application à la réduction de la résistance de contact dans les transistors CMOS

Offre N° : 2300

Date de début : 1 Oct 2010

Contexte

Dans les dispositifs MOS, le contact sur silicium est assuré par un siliciure métallique, formé sélectivement sur les zones de source/drain et la grille. La diminution de plus en plus importante de la surface de contact, associée à la réduction des dimensions des transistors, contribue à faire de la résistance de contact siliciure/silicium la composante principale des résistances parasitiques au niveau des source/drain.

Contexte

Deux voies complémentaires peuvent alors être envisagées pour réduire cette résistance :

- la 1ère consiste à utiliser deux siliciures distincts sur le silicium type N et le silicium type P, l'un à faible hauteur de barrière Schottky pour les électrons, et l'autre à faible hauteur de barrière Schottky pour les trous ;

- la 2ème consiste à modifier la hauteur de barrière apparente entre le siliciure et le silicium en introduisant à l'interface des espèces minoritaires appropriées. C'est ce qu'on appelle l'ingénierie de l'interface.

Objectifs de la thèse

Le travail se déroulera en 3 parties : dans un premier temps, il s'agira, par une recherche bibliographique approfondie, de définir les couples siliciure/espèce minoritaire les plus pertinents en terme de modification des propriétés de hauteur de barrière. Puis, le coeur du travail expérimental portera sur l'étude des propriétés de diffusion de ces espèces dans le siliciure et le silicium (diffusion aux joints de grains, diffusion intragranulaire…). Une grande attention sera portée à la caractérisation de l'état chimique des espèces à l'interface (degrés d'oxydation, états de liaison, phases présentes). Dans ce cadre, de nombreuses techniques de caractérisation seront mises en oeuvre (SIMS, RBS, MEIS, Diffraction des RX, MET, MEB, sonde atomique tomographique...). Au terme de cette partie, un travail de modélisation des mécanismes devra être réalisé. Enfin, au cours de la 3ème partie du travail, les matériaux ainsi élaborés seront intégrés

sur des dispositifs simples permettant l'extraction des propriétés électriques de contact de l'interface siliciure/semiconducteur afin d'établir une corrélation entre l'état chimique des espèces et leur concentration à l'interface et les propriétés électriques des contacts.

Cette étude s'inscrit dans le cadre des activités "siliciures et intégration module" du Laboratoire des Matériaux et Modules Avancés (L2MA) du CEA-LETI. Le thésard travaillera en collaboration avec les équipes "Intégration dispositifs" et "Caractérisations" du LETI. Il sera également amené à travailler en salle blanche pour l'élaboration et la caractérisation des matériaux. Le thésard bénéficiera en outre des compétences

acquises au LETI depuis plusieurs années dans le domaine des siliciures. La thèse sera menée en collaboration avec l'IM2NP (CNRS-Marseille) dont les compétences dans le domaines de la compréhension des mécanismes de croissance des siliciures sont mondialement reconnues (équipe de Dominique Mangelinck).

Laboratoire : LETI / D2NT
Code CEA : SL-DRT-10-1016
Contact: veronique.carron@cea.fr

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[Thèse]

Oxydes déposés par ALD et PEALD pour la réalisation de mémoires résistives

Offre N° : 2298

Date de début : 1 Oct 2010

Il existe actuellement un besoin croissant de produits mémoires dans les marchés mondiaux tiré par des applications qui nécessitent des capacités de stockage de plus en plus importantes (vidéo, photos, musique…). Une attention toute particulière est aujourd'hui donnée aux mémoires résistives (RRAM) dont les points mémoires sont constitués d'empilements simples métal/isolant/ métal.

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[Thèse]

Croissance de Nanofils compatibles CMOS

Offre N° : 2297

Date de début : 1 Oct 2010

La complexité des circuits microélectronique ne cesse de s'accroître notamment pour intégrer des fonctionnalités nouvelles. De nombreux travaux s'attachent à utiliser les propriétés particulières de nano-objets comme les nanofils pour réaliser des fonctions interrupteurs et mémoires mais aussi pour créer de nouvelles fonctionnalités. Cependant, l'absence de procédé de croissances de nanofils compatibles CMOS empêche le développement industriel de cette filière. L'objectif de ce sujet de thèse est de contribuer à l'effort fournit par notre groupe pour développer des procédés de croissance de nanofils compatible avec les technologies CMOS 200 mm. Un premier volet du sujet concernera le développement de procédés de croissance CVD de nanofils de Silicium à basse température et utilisant des catalyseurs compatibles CMOS. Dans un premier temps, les catalyseurs à base de cuivre seront utilisés. Il s'agira d'étudier l'impact de la sous couche (Si monocristallin, Si-poly ou métaux selon l'application visée) et de la topographie de la structure (par exemple dans des vias) sur la croissance des nanofils. On s'intéressera également à l'étude du contrôle de l'orientation de la croissance, paramètre clé pour des applications de type transistors intégrés dans le back-end. Ces travaux seront menés en parallèle avec le développement de techniques pour contrôler la localisation et le diamètre des nanofils. Le dernier volet de cette thèse concernera le développement de nanofils de Siliciure de Nickel à basse température (<450°C) qui peuvent être de bons candidats pour des applications nécessitant l'utilisation de fils conducteurs.

L'objectif final sera de développer des procédés de croissance froide (T<450°C) de nanofils de Si et NiSi qui seront intégrés dans des structures d'interconnexions. La possibilité de croissance de matériaux semi-conducteurs monocristallins sans continuité cristalline avec le substrat devrait en effet permettre d'intégrer des transistors dans les niveaux back end et donc d'optimiser la densité d'intégration (intégration 3D).

Laboratoire : LETI / D2NT
Code CEA : SL-DRT-10-1013
Contact: vincent.jousseaume@cea.fr

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[Thèse]

Étude et modélisation du transport dans les dispositifs MOSFETs à nanofils de Silicium

Offre N° : 2307

Date de début : 1 Oct 2010

Les transistors à nanofils de Silicium (monocanal ou multifils empilés) offrent une voie originale et très prometteuse pour continuer à augmenter la densité d'intégration et les performances des dispositifs de la microélectronique. La complexité de ces structures (caractère 1D du transport, rugosité des interfaces, orientations cristallographiques multiples), ajoutée à l'impact de nouveaux matériaux introduits (oxydes de grille high-k, grilles métalliques nitrurées…), modifient fortement les propriétés électriques (transport, fiabilité) par rapport à des architectures plus classiques.

L'objectif de la thèse consiste à étudier, expérimentalement et théoriquement, les propriétés de transport dans les dispositifs à nanofils de silicium, et notamment à comprendre les mécanismes limitant le courant (en régime linéaire et en saturation).

Le travail expérimental reposera sur des mesures électriques – à développer ou à adapter à ce nouveau type d'architecture –, et sur l'extraction de paramètres à partir de ces mesures. Des mesures avancées (mesures pulsées, à basse température, de magnétorésistance, …), permettront d'étudier plus en profondeur encore ces dispositifs.

Les résultats expérimentaux seront confrontés à des simulations de transport (Monte-Carlo,…), qui apparaissent indispensables dans ces structures plus complexes, et qui permettront également de construire des modèles analytiques des phénomènes physiques mis en jeu.

Le travail s'effectuera au sein de l'équipe de caractérisation électrique et de simulation du LSCE, en forte interaction avec les équipes intégration dispositifs du Leti (LDI), et en collaboration avec des laboratoires de simulation du CNRS. Une approche théorique étant abordée, de bonnes connaissances en physique du solide et des semiconducteurs sont souhaitables.