Evénements

WORKSHOP IMAPS "SiP ou SOC, un véritable challenge" 30 mai

"SiP ou SOC, un véritable challenge"

Pour permettre l’amélioration des performances des composants électroniques (électriques, thermiques, fiabilité, ….), de réduire leur taille et leur poids, et de diminuer leurs coûts de fabrication, l’intégration dans le silicium et le packaging en microélectronique prennent une place importante dés la conception des systèmes électroniques. L’intégration du système n’intervient pas uniquement au niveau de l’interconnexion de composants discrets sur une carte de circuit imprimé mais conduit à un véritable challenge entre le choix d’une intégration totale sur silicium et celui d’un packaging microélectronique à très haute densité.
Les dernières avancées dans le domaine des composants intégrés sur silicium ont conduit au développement de fonctions ou de systèmes personnalisés directement intégrés sur la puce silicium et montés dans un boîtier standard (BGA, CSP, flip chip, etc, ….).
Cette approche, nommée System On a Chip ou SOC, est particulièrement adaptée à la production en grande série ( par exemple pour des applications grand public , les téléphones portables, …) et est d’un coût de fabrication limité. Les inconvénients majeurs de cette approche concernent les coûts de conception (circuits complexes, outils de conception coûteux), le temps de mise sur le marché relativement long et les difficultés possible en terme de propriété intellectuelle.

Une autre approche est appelée System in a Package ou SiP. Dans ce cas, les différentes fonctions du systèmes sont implantées par l’intermédiaire de puces de différentes natures et en utilisant diverses technologies : puces nues silicium standard, microsystèmes, composants passifs et RF. Ces composants sont intégrés dans un simple boîtier personnalisé ou montés sur un substrat spécial. Moins complexe que la précédente, la solution SiP peut aussi bien utiliser les avantages de l’intégration 3D que du wafer level packaging. Parmi les avantages du SiP, on peut noter des coûts de développement modérés, un faible temps de mise sur le marché du produit et la possibilité de mélanger différents procédés technologiques sur silicium. Le SiP convient particulièrement pour les petites et moyennes séries. Le principal inconvénient est le coût de l’assemblage (application grands volumes).

L’atelier proposé par IMAPS permettra de passer en revue les dernières avancées en R & D et en fabrication de ces techniques.

Inscription

Programme et intervenants :

30 mai 2006
9.45 -10.15	Opening Session B.Braux, Présidente IMAPS France Gi. Poupon, CEA LETI
10.15 -10.45	The revolution of System in Package : Technology, Design, Supply chain C. Cognetti, ST Microelectronics
10.45 -11.15	SIP poses new EMC challenges JM Yannou, Philips
11.15 -11.45	Material Challenges and Solutions for Reliable System-in-Package design E. Rochard, Freescale C. Trigas, Freescale
11.45 -12.15	System-in-Package (SiP): An Alternative to System-on-Chip (Soc) R. Plieninger, Infineon Technologies

En savoir plus : www.imapsfrance.org
Contact : imaps.france@imapsfrance.org
Inscription